新思科技IP 组合在台积公司3纳米工艺上实现首次流片成功，加速先进芯片设计

基于台积公司N3E工艺的广泛IP组合能够助力AI、移动和HPC 等新兴领域实现业界领先的功耗、性能和面积（PPA）

要点： 

• 基于台积公司N3E工艺技术的新思科技IP能够为希望降低集成风险并加快首次流片成功的芯片制造商建立竞争优势
• 符合标准规范的新思科技接口IP，包括112G以太网、LPDDR5X、DDR5、PCIe、USB/DisplayPort和MIPI C/D-PHY，实现了广泛的互操作性
• 基于台积公司N3E工艺技术的广泛IP组合与新思科技的认证数字和定制设计解决方案强强结合，能够提高性能并极大限度地降低功耗

加利福尼亚州森尼韦尔2023年8月7日 /美通社/ -- 新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布，基于台积公司N3E工艺技术可提供广泛的接口IP产品组合，成功引领了新一轮先进芯片设计浪潮。新思科技的半导体IP在最通用的协议等多条产品线上实现了流片成功，能够提供业界领先的功耗、性能、面积（PPA）和低延迟。新思科技面向台积公司N3E工艺的IP为台积公司N3P集成提供了一条快捷路径，助力开发者加速开发人工智能（AI）、高性能计算（HPC）和移动设计。 

新思科技IP营销和战略高级副总裁John Koeter表示：“新思科技提供了广泛的高质量IP组合，助力开发者实现他们的设计目标，并以更低的风险将必要的IP快速集成到他们的设计中。新思科技面向台积公司3纳米工艺的IP已被数十家领先公司采用，助力他们加快开发周期，快速实现流片成功并加速上市时间。”

台积公司设计基础设施管理部负责人Dan Kochpatcharin表示：“我们与新思科技的长期合作，能够让双方的共同客户受益于已经在台积公司先进工艺技术上得到验证的广泛IP组合。新思科技IP在台积公司N3E工艺上实现流片成功印证了我们在长期合作中付出的努力，共同帮助开发者应对其SoC设计上严格的PPA和延迟要求，并加速下一代AI、HPC和移动应用的芯片创新。”